高端路由 ASIC 面临逻辑吞吐与存储密度增速失配的矛盾：工艺节点推进使端口密度与线速大幅提升，但内存扩展滞后，导致无法按比例线性增加包缓存。缓存过小会引发丢包与出向链路利用率下降，业界正通过分级缓存架构与流量感知调度在有限存储预算下维持线速转发。
**入向缓存：仅覆盖报头处理窗口**
入向缓存仅需暂存报文前 128–256 字节报头，等待包处理管线完成下一跳查找、出向队列分配与输出端口决策。固定管线延迟通常为 1–2 微秒，灵活引擎（如 MX 系列 Trio 硅）的典型 IP 转发延迟为 8–10 微秒。缓存深度按处理延迟×线速计算，不保存完整报文。芯片性能指标以最小包长下的线速无丢包吞吐为准；考虑到实际流量平均包长常超 350 字节，厂商常按更大包长优化管线，以降低包处理频率、节省面积与功耗。
**出向缓存与流量管理器：吸收拥塞与实现 QoS**
出向缓存位于输出端口侧，承担拥塞时的报文排队；流量管理器则实现多队列调度、优先级映射与拥塞避免（如 RED/ECN）。两者共同决定出向链路在突发流量下的利用率与公平性。原文未给出具体缓存容量数值，但指出随端口速率从 100G 向 400G/800G 演进，单端口缓存预算持续受压。
**存储墙下的工程取舍**
内存位密度提升远慢于逻辑晶体管密度，迫使设计者在片上 SRAM（低延迟、高功耗、容量小）与片外 DRAM（大容量、高延迟）之间划分层级：高频控制面报文、小包流走片上；大流量、长连接流分流至片外。同时引入动态缓存共享、包长感知入队阈值与可编程拥塞信号，在不增加总存储量前提下提升统计复用效率。
对网络工程师而言，理解 ASIC 缓存分级与调度策略有助于在选型、QoS 配置与拥塞排查时做出符合硬件特性的决策：在突发敏感业务上预留足够出向队列深度，避免因片外 DRAM 延迟抖动影响 SLA；在规划带宽升级时，同步评估缓存带宽比是否满足新速率下的突发吸收需求。
原文: APNIC Blog（2023-03-06）｜编译自 APNIC Blog，事实以原文为准。
来源：APNIC Blog