文章梳理互联网五十年路由器架构演进，揭示从通用计算机加总线起步，到多总线、专用芯片分流、再回归多核 CPU 的反复试错。核心结论是：集中式总线与 CPU 架构难以线性扩展，转发查找非性能瓶颈，成本必须随容量线性增长。
总线瓶颈与线性扩展教训：早期路由器即挂载网卡的通用计算机，报文经 CPU 在内存中搬移、查表、转发。CPU 与内存为中心化资源，总线带宽需同时承载所有网卡速率。若要提速，总线接口、网卡、CPU 卡均需翻倍，导致成本非线性攀升。教训一：路由器成本应随容量线性增长，而非随总线升级呈指数上涨。
专用芯片分流与 LPM 非瓶颈：为突破 ALU 瓶颈，厂商引入 DSP 作为第二算术逻辑单元并增设总线，但架构仍不随 ALU 增加而扩展。随后加入 FPGA 卸载最长前缀匹配（LPM），虽有改善，ALU 依旧饱和。教训二：LPM 可用定制硅实现，并非性能路障；真正限制在于中心化总线与处理器架构本身。
回归通用处理器仍受限：随后尝试用通用 CPU 替代 ALU 与 FPGA，通过堆叠更多 CPU 与总线换取微小增益，却依然被中心化总线带宽锁死。演进至此，业界被迫重新审视分布式转发平面与数据面可编程方向，为后续 ASIC 与可编程交换芯片奠定认知基础。
对运维与网络工程师而言，这段历史说明：单纯堆叠通用计算资源无法解决转发面扩展，选型时需关注数据面架构是否支持线性扩展、查找逻辑是否已硬化、总线拓扑是否去中心化。理解演进教训，有助于在采购与设计中避开同类陷阱。
原文: APNIC Blog（2021-03-12）｜编译自 APNIC Blog，事实以原文为准。
来源：APNIC Blog