本文解析网络芯片中最长前缀匹配（LPM）的硬件实现机制，涵盖控制平面与数据平面分工、FIB 表结构及 SRAM、HBM/DRAM、TCAM 等存储介质的取舍，指出不同方案在芯片面积、功耗与性能上的权衡。
控制平面与数据平面分工：
网络系统将任务划分为控制平面与数据平面。控制平面维护路由信息数据库（RIB），通过路由协议发现直连、静态、动态路由，经压缩优化后下发至数据平面的转发信息数据库（FIB）。数据平面接收报文，检查 L2/L3/L4 头部，依据 FIB 完成转发、排队、丢弃或送控制平面等动作。FIB 仅保留下一跳所需信息，支持后台更新不中断流量。原文未给出具体压缩算法细节。
FIB 存储介质与硬件实现：
FIB 可驻留于片上或片外存储，包括 SRAM、HBM/DRAM 与 TCAM。表项包含 IP 地址、子网掩码（或前缀）及下一跳；下一跳可能直接指向物理接口，也可能指向另一张指令表以计算出接口。不同存储介质在查找速度、容量、功耗与芯片面积上存在权衡，TCAM 适合高速精确匹配但成本高，SRAM 与 HBM/DRAM 需配合算法实现 LPM。原文未给出具体性能对比数据。
表更新机制与工程考量：
控制平面软件在后台安装、删除路由，不干扰数据平面流量。FIB 设计需兼顾查找延迟、更新原子性与存储密度。硬件实现演进反映了在确定性转发性能与灵活路由规模之间的工程妥协。原文未给出具体更新延迟或规模指标。
对运维与网络工程师而言，理解 LPM 硬件实现差异有助于选型时评估转发性能上限、功耗预算及路由表容量边界，也能在排查转发异常时定位是算法、存储还是控制面下发环节出现问题。
原文: APNIC Blog（2023-01-10）｜编译自 APNIC Blog，事实以原文为准。
来源：APNIC Blog